基于FPGA的SM4算法高效實(shí)現(xiàn)方案

摘要： 針對SM4算法的FPGA實(shí)現(xiàn)方案存在數(shù)據(jù)處理速度不夠高和邏輯資源占用過高的問題，提出了基于現(xiàn)場可編程門陣列（FPGA）的高性能、低資源消耗的SM4算法實(shí)現(xiàn)方案。所提方案采用循環(huán)密鑰擴(kuò)展與32級流水線加解密相結(jié)合的架構(gòu)，循環(huán)密鑰擴(kuò)展的方式降低了邏輯資源消耗，32級流水線加解密的方式提高了數(shù)據(jù)吞吐率。同時(shí)，所提方案采用代數(shù)式S盒并通過合并線性運(yùn)算以及在不可約多項(xiàng)式的合并矩陣中篩選最...