基于FPGA的圖像處理硬件加速系統(tǒng)的設(shè)計(jì)

摘要： 為解決圖像處理算法越來(lái)越復(fù)雜，普通的計(jì)算平臺(tái)已滿足不了當(dāng)前需求的問(wèn)題，根據(jù)現(xiàn)場(chǎng)可編程門(mén)陣列(field programmable gate array, FPGA)的并行計(jì)算特點(diǎn)對(duì)FAST角點(diǎn)檢測(cè)算法和Sobel邊緣檢測(cè)算法進(jìn)行硬件加速，采用HLS(high-level synthesis, HLS)高層次綜合技術(shù)對(duì)兩種算法進(jìn)行設(shè)計(jì)并進(jìn)行相應(yīng)的優(yōu)化。為提升系統(tǒng)整體性能，在FPG...