基于0.18μm CMOS工藝的低功耗采樣保持電路
微電子學(xué)
頁(yè)數(shù)： 7 2024-06-20
摘要： 基于0.18μm CMOS工藝設(shè)計(jì)了一款用于ADC前端的采樣保持電路，電路采用輸入緩沖器-采樣開(kāi)關(guān)-輸出緩沖器三級(jí)結(jié)構(gòu)實(shí)現(xiàn)。為提高采樣保持電路的保持平穩(wěn)度，設(shè)計(jì)了信號(hào)饋通和時(shí)鐘饋通消除結(jié)構(gòu)。為改善頻率響應(yīng)，設(shè)計(jì)了無(wú)源負(fù)反饋結(jié)構(gòu)并研究了器件參數(shù)對(duì)電路性能的影響。仿真結(jié)果表明，該饋通消除結(jié)構(gòu)能夠提升保持階段的平穩(wěn)度，負(fù)反饋可將增益提升36 dB。該電路在800 MS/s采樣率、12...
APP 