超高速數(shù)據(jù)采集及分析平臺的設(shè)計與驗證

摘要： 設(shè)計并實現(xiàn)了超高速數(shù)據(jù)采集及分析平臺，由FPGA數(shù)據(jù)采集激勵板卡、測試分析軟件和PC機構(gòu)成，該系統(tǒng)用于JESD204C接口協(xié)議的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)的測試分析。從元器件選型、PCB設(shè)計與仿真、激勵和軟件測試三個方面進行平臺的搭建，以保證平臺能夠在JESD204C協(xié)議的傳輸速率下穩(wěn)定運行?；谠撈脚_對一款6 GSPS雙通道16位ADC和12 GSPS四通道1...