一種基于FPGA的深度神經網絡硬件加速器系統(tǒng)

摘要： 深度神經網絡目標檢測算法計算復雜度高、模型復雜，對硬件平臺的算力有很高需求，針對以上問題，設計了一種基于現場可編程門陣列(field programmable gate array, FPGA)芯片的硬件專用加速器.通過軟硬件協同方法，設計具有高并行度及深度流水的片上架構，并使用模型量化、結構優(yōu)化等方法對神經網絡模型進行優(yōu)化.在所設計的加速器系統(tǒng)中進行神經網絡目標檢測算法的部署...