基于FPGA的九點(diǎn)插值自適應(yīng)圖像縮放算法設(shè)計(jì)

摘要： 為了能夠在現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array,FPGA）硬件平臺(tái)上實(shí)現(xiàn)速度快、質(zhì)量高的圖像縮放，提出一種九點(diǎn)插值自適應(yīng)縮放算法。首先提出九點(diǎn)插值基本算法以減少邏輯資源用量，達(dá)到的圖像縮放效果明顯優(yōu)于最近鄰域插值算法，但略差于雙線性插值算法，且圖像邊緣不夠清晰。為了優(yōu)化九點(diǎn)插值基本算法對(duì)圖像邊緣的縮放效果，提出了九點(diǎn)插值與最近鄰域插值算法...